SDAccel è un sistema di programmazione in OpenCL, C/C++ per sistemi eterogenei con l’implementazione di acceleratori hardware su FPGA Xilinx. OpenCL è una delle opzioni per utilizzare il linguaggio C++ per sviluppare firmware FPGA. SDAccel supporta qualsiasi combinazione di kernel OpenCL, C e C++ con librerie per la progettazione FPGA. Questo ambiente consente la programmazione parallela sia del processore centrale che degli acceleratori FPGA.
L’ambiente di sviluppo SDSoC è destinato solo a Zynq (si tratta di un chip che contiene un FPGA e un processore di postazione di lavoro automatizzato in un unico pacchetto).
A partire dalla versione 2016.3, SDAccel e SDSoC sono combinati in un’unica distribuzione chiamata SDx, che include anche il pacchetto Vivado. SDSoC funziona su Windows e Linux. SDAccel funziona solo su alcune versioni di Linux.
SDSoC e SDAccel sono caratterizzati dal fatto che il progetto FPGA sta già sfumando sullo sfondo. In primo piano c’è l’algoritmo. Entrambi i sistemi consentono la modellazione a livello dell’algoritmo originale scritto in C/C++ e il suo successivo trasferimento all’FPGA. Ciò consente di aumentare notevolmente la complessità dell’algoritmo.
Se confrontiamo la programmazione per FPGA in VHDL/Verilog e in C/C++, si crea un’analogia tra la programmazione per processori convenzionali in C/C++ e in linguaggio assembly. In assembler è possibile creare codice più compatto e veloce, mentre in C/C++ è possibile scrivere un programma più complesso.
Aggiungi. informazioni
La versione 2019.1.3 per SDSoC e SDAccel è la più vecchia. Non verranno più rilasciate separatamente, poiché saranno incluse nell’ambiente Vitis.
Requisiti di sistema:
Linux, 64 bit
• Red Hat Enterprise Workstation/Server: 7.4, 7.5, 7.6
• CentOS: 7.4, 7.5, 7.6
• SUSE Linux 12.4
• Ubuntu 16.04.5 LTS, 18.04.1 LTS
Windows 7 SP1/ 8.x/ 10 Professional (64 bit)
RAM: 16 GB (32 GB consigliati)
Capacità del disco rigido per l’installazione completa ~ 65 GB. Requisiti di sistema SDAccel
Disponibilità di uno degli acceleratori
• Scheda di accelerazione riconfigurabile Xilinx Kintex UltraScale FPGA KCU1500 basata su FPGA XCKU115-FLVB2104-2-E,
• Scheda di accelerazione riconfigurabile Xilinx Virtex UltraScale+ FPGA VCU1525 basata su FPGA XCVU9P-L2FSGD2104E.
Computer host per l’acceleratore con caratteristiche
• Scheda madre che supporta slot PCIe Gen3 X8.
Computer per la programmazione: PC con Vivado Design Suite installata e Xilinx Platform Cable USB 2 (HW-USB-II-G).
Requisiti di sistema SDSoC
Disponibilità di una delle piattaforme per sviluppatori
• ZC702, ZC706, ZedBoard basati su Zynq-7000 SoC,
• ZCU102, ZCU104, ZCU106 basati su Zynq UltraScale+ MPSoC.
Screen:
